Notice: Undefined index: mode_acces in /var/www/html/GEISER/fiche_ue/fiche_ue.php on line 6

Notice: Undefined index: mode_acces in /var/www/html/GEISER/fiche_ue/fiche_ue.php on line 7


TitreSynthèse et Co-design (SYC)
DiplomeMaster informatique
Code apogéeDILS9SCDStructurexxDernière mise à jour le23 Novembre 2017
Responsable pédagogiqueDEZAN Catherine (Maître de conférences, 27ème section)
Parcours
  • Parcours Master 2 LSE 2017-2022
TypeObligatoire
Semestre9Volume horaire48Crédits ECTS4
Nombre d'heures Cours magistraux (CM)16 Travaux dirigés (TD)16 Travaux pratiques (TP)16 
Pré-requis 
Co-requis

Systèmes sur puce (SuP) 

Vérification et fiabilité (module VFS).

 

Objectif Terminal

Comprendre le flot global permettant de migrer d'une spécification comportementale de haut niveau vers une implémentation mixte matérielle/logiciel sur support hybride.

Comprendre la nature des contraintes possibles, exprimer les contraintes fonctionnelles et non fonctionnelles.  et élaborer des schémas de mise en oeuvre d'une implémentation cojointe logicielle/matérielle

Objectif PédagogiqueCe cours permet d'aborder les problèmes logiciels liés à la synthèse d'une application sur un SOC. Les transformations à partir de spécifications de haut niveau jusqu'à une réalisation architecturale sont abordées sous des aspects théoriques (ordonnancement, allocation, complexité, structure à modéliser) et sous des aspect plus pragmatiques avec des études et des utilisations de chaînes de conception commerciales ou universitaires permettant d'aborder les  techniques de o-design et de synthèse matérielle.
Contenu détaillé de l'enseignement

  • Techniques de compilation spécifiques pour la synthèse
  • Synthèse système et co-design: partitionnement logiciel/matériel et mapping sur un SOC, exploration architecturale
  • Synthèse de haut-niveau, les principes: techniques de compilation, CDFG, algorithmes d'ordonnancement, allocation, traitement des boucles
  • Synthèse logique, les principes : structure ROBDD pour modélisation d'expression logique et application à la synthèse et vérification
  • Mise en relation avec des champs applicatifs : multimédia, TDSI, correction d'erreurs, cryptographie ...
  • Illustration sur des projets/outils permettant l'implémentation sur plateforme hétérogène type MPSoC (ex carte ZedBoard de Xilinx )
Méthodes d'enseignementPrise en main d'outils universitaires ou commerciaux et prototypage de nouvelles fonctionnalités dans le cadre des TPs.
Evaluation session 1Ecrit 2h (2/3) + contrôle continu(1/3)
Evaluation session 2Ecrit 2h
Références Bibliographiques
  • Synthesis and Optimization of Digital Circuits, Giovanni De Micheli, McGraw-Hill, 1994
  • Embedded System Design, Modeling, Synthesis and Verification, Daniel Gajski and al. , Springer 2009 
  • High-Level Synthesis under I/O Timing and Memory Constraints, P. Coussy, G. Corre, P. Bomel, E. Senn, E. Martin, In Proc. of IEEE International Symposium on Circuits and Systems (ISCAS), 2005.